Estudio de mecanismos para combatir eventos transitorios en memorias para aplicaciones espaciales

Abstract

El objetivo de este proyecto se basa en el estudio del arte en lo que respecta a mecanismos para combatir las SEUs en las memorias SRAM utilizadas en aplicaciones espaciales. Este estudio se centrará en la aplicación de técnicas de corrección de errores y redundancia para abordar estos problemas. Además, se propone el diseño y verificación sobre una Spartan 7 FPGA (Field Programable Gate Array) de dos tipos de memorias Static RAM utilizando el lenguaje VHDL (Very High Descriptive Language), la primera mediante la técnica de detección y corrección de errores (EDAC), y la segunda mediante la triple redundancia modular (TMR). Estas dos implementaciones serán sometidas a un análisis comparativo. Es importante destacar que este proyecto está diseñado específicamente para su aplicación en orbitas cercanas a la Tierra, donde la radiación cósmica es relativamente baja. Esta consideración es esencial ya que influye en las decisiones tomadas en cuanto a estrategias de mitigación de errores y la evaluación de su rendimiento.