Please use this identifier to cite or link to this item: https://hdl.handle.net/11000/31619

Análisis, desarrollo y verificación de VIP (Verification Intellectual Property) basado en el protocolo AXI-4 Lite mediante los lenguajes Systemverilog y Python y las librerías UVM y PYUVM


Thumbnail

View/Open:
 TFG-Salido Vidal, Francisco Javier.pdf

3,75 MB
Adobe PDF
Share:
Title:
Análisis, desarrollo y verificación de VIP (Verification Intellectual Property) basado en el protocolo AXI-4 Lite mediante los lenguajes Systemverilog y Python y las librerías UVM y PYUVM
Authors:
Salido Vidal, Francisco Javier
Tutor:
Gutiérrez Mazón, roberto  
Gutiérrez-Castro, Daniel  
Editor:
Universidad Miguel Hernández de Elche
Department:
Departamentos de la UMH::Ingeniería de Sistemas y Automática
Issue Date:
2023-09
URI:
https://hdl.handle.net/11000/31619
Abstract:
El objetivo fundamental de este TFG es el diseño de un “VIP multiframework” (por VIP multiframework nos referimos a 2 VIPs programados en diferentes librerías que intenten ser lo más similares posibles y que simulen el mismo resultado) para las librerías UVM, la librería y metodología más adoptada actualmente por los ingenieros de verificación, y pyUVM, que hereda la misma metodología que UVM aunque está soportada en Python. Tras el diseño de los VIPs se compararán los resultados para destacar los puntos fuertes y débiles de cada librería. El diseño verificado será el bloque esclavo de la interfaz AXI4-Lite (Advanced eXtensible Interface 4 - Lite). La interfaz AXI4-Lite es una simplificación del protocolo AXI desarrollado por ARM. Se utiliza comúnmente en sistemas integrados y SoCs donde una interfaz ligera es suficiente para comunicar diversos IP Cores o periféricos entre ellos. Aporta una baja latencia y un acceso eficiente a los registros, lo que la convierte en una opción para aplicaciones de baja complejidad. Se ha escogido verificar el bloque esclavo ya que es el que aporta mayores funcionalidades automatizadas a la transacción.
Keywords/Subjects:
VIP multiframework
librerías UVM
PYUVM
UVM
interfaz AXI4-Lite
Knowledge area:
CDU: Ciencias aplicadas: Ingeniería. Tecnología
Type of document:
info:eu-repo/semantics/bachelorThesis
Access rights:
info:eu-repo/semantics/openAccess
Attribution-NonCommercial-NoDerivatives 4.0 Internacional
Appears in Collections:
TFG-Ingeniería Electrónica y Automática Industrial



Creative Commons ???jsp.display-item.text9???