Please use this identifier to cite or link to this item: https://hdl.handle.net/11000/31619
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorGutiérrez Mazón, roberto-
dc.contributor.advisorGutiérrez-Castro, Daniel-
dc.contributor.authorSalido Vidal, Francisco Javier-
dc.contributor.otherDepartamentos de la UMH::Ingeniería de Sistemas y Automáticaes_ES
dc.date.accessioned2024-02-29T13:53:22Z-
dc.date.available2024-02-29T13:53:22Z-
dc.date.created2023-09-
dc.identifier.urihttps://hdl.handle.net/11000/31619-
dc.description.abstractEl objetivo fundamental de este TFG es el diseño de un “VIP multiframework” (por VIP multiframework nos referimos a 2 VIPs programados en diferentes librerías que intenten ser lo más similares posibles y que simulen el mismo resultado) para las librerías UVM, la librería y metodología más adoptada actualmente por los ingenieros de verificación, y pyUVM, que hereda la misma metodología que UVM aunque está soportada en Python. Tras el diseño de los VIPs se compararán los resultados para destacar los puntos fuertes y débiles de cada librería. El diseño verificado será el bloque esclavo de la interfaz AXI4-Lite (Advanced eXtensible Interface 4 - Lite). La interfaz AXI4-Lite es una simplificación del protocolo AXI desarrollado por ARM. Se utiliza comúnmente en sistemas integrados y SoCs donde una interfaz ligera es suficiente para comunicar diversos IP Cores o periféricos entre ellos. Aporta una baja latencia y un acceso eficiente a los registros, lo que la convierte en una opción para aplicaciones de baja complejidad. Se ha escogido verificar el bloque esclavo ya que es el que aporta mayores funcionalidades automatizadas a la transacción.es_ES
dc.formatapplication/pdfes_ES
dc.format.extent100es_ES
dc.language.isospaes_ES
dc.publisherUniversidad Miguel Hernández de Elchees_ES
dc.rightsinfo:eu-repo/semantics/openAccesses_ES
dc.rightsAttribution-NonCommercial-NoDerivatives 4.0 Internacional*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0/*
dc.subjectVIP multiframeworkes_ES
dc.subjectlibrerías UVMes_ES
dc.subjectPYUVMes_ES
dc.subjectUVMes_ES
dc.subjectinterfaz AXI4-Litees_ES
dc.subject.otherCDU::6 - Ciencias aplicadas::62 - Ingeniería. Tecnologíaes_ES
dc.titleAnálisis, desarrollo y verificación de VIP (Verification Intellectual Property) basado en el protocolo AXI-4 Lite mediante los lenguajes Systemverilog y Python y las librerías UVM y PYUVMes_ES
dc.typeinfo:eu-repo/semantics/bachelorThesises_ES
Appears in Collections:
TFG-Ingeniería Electrónica y Automática Industrial


Thumbnail

View/Open:
 TFG-Salido Vidal, Francisco Javier.pdf

3,75 MB
Adobe PDF
Share:


Creative Commons ???jsp.display-item.text9???